세상의 모든 사물은 수많은 원자로 만들어져 있다. 그렇다면 레고 블록을 이용하여 작품을 만들듯이 원자층을 의도적으로 쌓거나 깎아낼 수도 있을까? 사실 이는 생각보다 쉬운 일은 아니다. 그러나 최근 들어 반도체 소자의 미세화 추세와 더불어 이를 가능하게 하는 공정이 개발됐으며, 점점 사람들의 관심을 끌고 있다. 원자층을 쌓거나 깎아내는 이 공정은 Atomic Layer Deposition(이하 ALD) 또는 Atomic Layer Etching(이하 ALE)이라 불린다.

올해 8월 초, 핀란드 헬싱키에서 ‘ALD/ALE 2024’ 학회가 개최됐다. 본 학회에는 세계 각국의 대학과 연구소는 물론 삼성전자, Intel, 하이닉스 등 종합 반도체 업체와 ASM, Tokyo Electron(TEL) 등 반도체 장비 업체가 참가했다. 특히 올해는 ALD 기술이 소개된 지 50주년을 맞이하는 해로 이 기술을 처음 개발한 Suntola 박사의 개회사로 공식적인 학회가 시작됐다. 우리나라의 참석자는 미국, 핀란드에 이어 세 번째로 많은 것으로 알려졌다. 올해 ALD 국제학회의 참석자 수가 2000년대 중반 대비 10배 이상 증가한 사실은 해당 기술에 대한 학계 및 산업계의 관심을 증명하고 있다.

ALD 기술의 역사

박막을 원자층 단위로 한 층씩 쌓을 수 있는 원자층 증착법, 즉 ALD 공법은 1974년 핀란드의 Suntola 교수 그룹이 원자층을 완벽한 결정상(Epitaxial)으로 증착할 방법으로 Atomic Layer Epitaxy라는 이름으로 제안하면서 알려지게 됐지만, 이후 반드시 결정상으로 증착되는 것은 아님이 알려지면서 ALD라는 이름으로 불리게 됐다. Suntola 그룹의 최초 응용 분야는 전기발광(Electroluminescence) 디스플레이 분야였으며, 이에 사용되는 고품질의 절연 박막을 증착한 것이 첫 사례였다. 이후 1991년 플라스마를 활용해 막질을 크게 개선할 수 있는 공정인 Plasma-enhanced ALD가 처음으로 보고된 바 있으며, 2008년에는 Kodak사(社)에서 상압 ALD 공정을 보고하면서 공정의 활용도가 증가했다(그림 1).

ALD 기술의 소개

사실 이러한 ALD 공정은 반도체 8대 공정인 증착 공정 중 하나로써 많이 활용되는 화학적 기상 증착(Chemical Vapor Deposition, 이하 CVD)법의 일종이다. 흥미로운 점은, 전구체의 투입 방식 및 온도 영역대를 달리해주면 연속적으로 막이 증착되는 일반적 CVD와는 달리 박막이 원자층 단위로 한층 한층 증착되는 ALD 모드 증착이 되는 점이다. ALD 공정은 한 층이 증착되고 나면 이후 더 이상 증착 공정이 진행되지 않는다. 두 전구체가 한 번씩 챔버 안으로 펄스되는 것을 한 사이클이라 하는데, ALD 공정은 이런 자기제한적 특성 때문에 깊은 트렌치 구조나 복잡한 다공성 구조상에도 한 번의 사이클 당 원자층 한 층씩만 균일하게 증착된다. 이런 특성은 타 증착 공정에서는 찾아볼 수 없는 ALD 공정만의 특성이다. 이런 장점 때문에 복잡한 형상의 기판을 사용하는 반도체, 에너지 등 분야에서 ALD 공정을 활용하는 사례가 많아지고 있는 것이라고 할 수 있다. 다만 ALD는 이런 본질적인 장점에도 불구하고, 여전히 상대적으로 느린 증착 속도로 인한 생산성 및 경제성 측면에서의 한계로 인해 실제 양산 공정에서의 활용은 늦어진 측면이 있다.

ALD 기술의 최근 응용 분야

2000년대 들어서는 반도체 소자의 소형화 및 집적화가 가속화됨에 따라 수 나노미터 두께의 얇은 초박막을 고종횡비의 구조상에 증착해야 하는 필요성이 크게 대두됐으며, 이때부터 비로소 ALD 공정이 High-k Gate Dielectric, DRAM 등 반도체 소자의 양산에 중요한 역할을 하기 시작했다. 최근 GAA(Gate-All-Around), 나아가 GAA Complementary FET이나 3D-DRAM 등 차세대 3차원 반도체의 등장은 ALD의 활용도를 더욱 증가시키고 있다(그림 2-1). 특히나 비용이 많이 드는 리소그래피(Lithography) 공정 없이도 기판의 원하는 부분에 원자층 박막을 선택적으로 증착하는 영역 선택적 원자층 증착(Area-selective ALD) 공정 또한 많은 관심을 받고 있는데, 영역 선택적 증착법을 이용하면 패턴 미세화에 따른 문제점인 엣지 배치 오류(Edge Displacement Error)를 근본적으로 해결할 수 있다. 이에 더해, 최근에는 기존의 반도체 분야뿐만 아니라 태양전지, 광학소자, 센서, 보호막 등으로 ALD 공정의 활용 범위가 넓어지고 있다. △고효율 페로브스카이트 태양전지용 저온 증착 전자 수집층 △메타 렌즈의 성능과 내구성 향상을 위한 높은 굴절률 산화물 막 △리튬 배터리의 전극 부반응을 차단할 수 있는 보호막 △차세대 패터닝 공정인 극자외선 리소그래피(EUV) 공정 마스크용 펠리클 등 ALD를 활용한 다양한 소재/막질의 원자층 박막은 그 쓰임새를 빠르게 넓혀가고 있다(그림 2-2).

ENTeR Lab의 ALD 관련 연구

우리 연구실에서는 ALD 공정의 차세대 응용 분야의 핵심 기술을 확보하기 위한 연구를 진행 중이다. 특히 △플라스마 △광 △전기장과 같이 다양한 외부 에너지원을 도입해 기존에 구현할 수 없었던 영역의 ALD 막질을 구현하기 위한 새로운 공정 및 장비에 대해 연구한다. 예를 들어 자외선과 플라스마를 동시에 활용해 고전도성 2차원 소재(그래핀) 전극과 ALD 박막을 결합한 그래핀 FET을 구현하는 장비 및 공정 기술을 개발했다. 또한 웨이퍼 형태의 기판이 아닌 분말 상태의 소재에도 ALD 박막 적용을 통해 분말의 표면 상태를 정밀하게 제어할 수 있는 파우더 ALD 장비 및 공정도 개발하고 있는데, 이 공정을 이용하면 배터리, 연료전지 등의 전극 표면에서 일어나는 원치 않는 부반응 등을 원자층 수준의 엔지니어링을 통해 제어할 수 있다. 또는 단원자층에 가까운 촉매층을 전극 표면에 부착함으로써 전극 표면에서의 전기화학적 반응 속도를 높일 수도 있다. 이런 연구는 기존 반도체 분야에서와는 달리 아직 밝혀지거나 구현되지 않은 부분들이 많아 향후 활발한 기술개발이 기대되는 분야다.

획기적인 원자층 공정 관련 연구를 위해선 장비-공정-소재 전방위 분야에서 혁신과 함께 이 공정이 활용될 소자에 대한 이해가 동반돼야 하며, 이를 위해선 현대의 어떤 연구 분야가 그렇듯 여러 학문 분야 (△기계공학 △재료공학 △화학공학 △반도체공학 등)에 대한 이해와 협력이 필수적이다. 다양한 분야 연구자들 간의 협력과 소통이 강점인 우리대학에서 개발될 혁신적 원자층 공정 기술을 기대한다