차세대 나노트랜지스터 열화현상 규명
차세대 나노트랜지스터 열화현상 규명
  • .
  • 승인 2010.01.01 23:00
  • 댓글 0
이 기사를 공유합니다

설계 시 예측과 동일한 성능으로 소자 제작 가능
문턱전압(트랜지스터가 전류를 흘릴 수 있게 되는 채널을 형성하기 위한 최소 전압)을 조절해 전력소비를 줄일 수 있는 차세대 나노트랜지스터 기술로 각광을 받고 있는 ‘란타늄 도핑 트랜지스터’의 성능을 향상시킬 수 있는 연구 성과가 한-미 공동연구팀에 의해 발표되었다.

전자전기공학과 정윤하 교수(부총장) 팀과 미국 SEMATECH(반도체 연구 컨소시엄)은 ‘란타늄이 도핑(미량의 다른 물질을 재료에 첨가하여 그 성질을 개선하는 일)된 전계효과 트랜지스터’의 쌍극자(dipole)와 초고주파 특성 사이의 메커니즘을 규명하고, 이를 바탕으로 한 모델을 제시했다.

12월 8일 미국 볼티모어에서 열린 반도체소자 분야 최고권위의 ‘국제반도체소자학회(IEDM, International Electron Devices Meeting)’에서 발표된 이 연구 성과는 지금까지 열화(劣化) 현상으로 인해 어려움을 겪었던 초고속 집적회로 제작에 큰 도움이 될 것으로 기대된다.

휴대폰이나 컴퓨터의 CPU 등에 사용되는 초고속 집적회로에 들어가는 나노 트랜지스터는 초고주파 영역에서의 특성이 잘 알려져 있지 않아, 설계 시 예측한 성능과 실제 제작 후의 성능이 크게 차이가 나는 경우가 많았다. 특히 주파수가 높아질수록 증폭률이 떨어지는 열화현상은 정확한 예측을 저해해, 정밀한 나노 트랜지스터 제작에 가장 큰 걸림돌로 지목되어 왔다.

연구팀은 열화현상이 란타늄에 의해 생성된 쌍극자의 유전완화(dielectric relaxation)에 의한 것임을 규명했으며, 이를 적용한 회로 설계용 모델을 개발해냈다. 이 모델을 통해 나노트랜지스터의 열화현상을 사전에 예측하고 방지할 수 있게 되었을 뿐 아니라, 정확한 설계가 가능해져 소자의 제작 시간이나 비용을 절감할 수 있게 되었다.

SEMATECH 강창용 박사는 “이 연구결과는 초고속 로직과 초고주파 집적회로의 성능 분석과 모델링 기법 분야에서 획기적인 발전을 이루었다”라고 평가했다. 이 연구는 교육과학기술부의 WCU (World Class University) 정보융합공학부(ITCE)사업단, BK21, 지식경제부의 NC NT(National Center for Nanomateri als Technology)의 지원을 받아 수행되었다.

한편 SEMATECH은 미국 반도체 산업의 제조공정을 개선하고 국가경쟁력 강화를 목적으로 1987년 설립된 민관 합동 반도체 컨소시엄이다. 인텔, AMD, IBM, 삼성전자, 텍사스 인스트루먼트 등 반도체 제조업체들이 참여하고 있다.